比利時研究實(shí)驗(yàn)室 IMEC 已經(jīng)制定了 1nm 以下至 2 埃米（A2）的半導(dǎo)體工藝技術(shù)和芯片設(shè)計的路徑。
據(jù) eeNews 報道，IMEC 首席執(zhí)行官 Luc van den Hove 在未來大會（Futures conference）上表示:“我們相信摩爾定律不會終結(jié)，但需要很多方面共同做出貢獻(xiàn)?！?/p>
他提到了幾代器件架構(gòu)，從 FinFET 器件到插板和原子通道器件，以及新材料和 ASML 的 High-NA 光刻機(jī)的引入，這需要很多年的時間。目前正在安裝的 NA 原型設(shè)備將在 2024 年投入商用?！拔覀兿嘈牛饪坦ぞ邔涯柖蓴U(kuò)展到相當(dāng)于 1nm 的一代以下。”
但其也表示，為了邁向更先進(jìn)制程，需要開發(fā)新的器件架構(gòu)，以及推動標(biāo)準(zhǔn)單元的縮小。在 FinFET 已經(jīng)成為從 10nm 到 3nm 的主流技術(shù)的基礎(chǔ)上，“從 2nm 開始，由納米薄片堆疊而成的 GAA 架構(gòu)將是最有可能的概念?！?/p>
他提到了 IMEC 開發(fā)的 forksheet 架構(gòu)?！斑@使得我們可以用屏障材料將 N 和 P 通道更緊密地連接在一起，這將是一種將柵極擴(kuò)展到超過 1nm 的選擇。接下來，你可以把 N 和 P 通道放在一起，以進(jìn)一步擴(kuò)大規(guī)模，我們相信我們已經(jīng)開發(fā)了這些架構(gòu)的第一個版本?！?/p>
使用鎢或鉬的新材料，可以為 2028 年的 1nm（A10）工藝和 2034 年的 4 埃米（A4）和 2036 年的 2 埃米（A2）結(jié)構(gòu)制造出相當(dāng)于幾個原子長度的柵極。
與此同時，互聯(lián)性能也需要改善?！耙粋€有趣的選擇是將電力輸送移到晶圓的背面。這為前端的互連留下了更多的設(shè)計靈活性。所有這些都會導(dǎo)致未來 15 到 20 年的規(guī)模擴(kuò)大?！?/p>
未來的系統(tǒng)芯片設(shè)備將使用 TSV 和微凸點(diǎn)技術(shù)進(jìn)行芯片的 3D 堆疊集成，并使用不同制程芯片完成不同的任務(wù)，使得多個 3D 芯片需要連接在一個硅中介層上。
“我們一直在開發(fā)所有這些技術(shù)，就在我們說話的時候，這些技術(shù)正在逐漸被工業(yè)界采用?！?/p>
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。