IT之家 12 月 13 日消息，在加州舊金山舉辦的 IEDM 2021 國際電子元件會議中，IBM 與三星共同公布了名為垂直傳輸場效應晶體管 (VTFET) 的芯片設計技術，該技術將晶體管以垂直方式堆疊，并且讓電流也改以垂直方式流通，借此讓晶體管數(shù)量密度再次提高之外，更大幅提高電源使用效率，并且突破目前在 1nm 制程設計面臨瓶頸。
相較傳統(tǒng)將晶體管以水平方式堆疊的設計，垂直傳輸場效應晶體管將能增加晶體管數(shù)量堆疊密度，并且讓運算速度提升兩倍，同時通過讓電流以垂直方式流通，也讓電力損耗降低 85%（性能和續(xù)航不能同時兼顧）。
IBM 和三星聲稱，該工藝有朝一日可能允許手機在一次充電的情況下使用一整個星期。他們說，這也可以使某些能源密集型的任務，包括加密工作，更加省電，從而減少對環(huán)境的影響。
IT之家了解到，目前 IBM 與三星尚未透露預計何時將垂直傳輸場效應晶體管設計應用在實際產(chǎn)品，但預期很快就會有進一步消息。
不過，臺積電已經(jīng)在今年 5 月宣布與中國臺灣大學、麻省理工學院共同研究，通過鉍金屬特性突破 1nm 制程生產(chǎn)極限，讓制程技術下探至 1nm 以下。而英特爾日前也已經(jīng)公布其未來制程技術發(fā)展布局，除了現(xiàn)有納米 (nm) 等級制程設計，接下來也會開始布局埃米 (?) 等級制程技術，預計最快會在 2024 年進入 20A 制程技術。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。