IT之家 5 月 13 日消息，三星電子此前表示，將在本季度 (即這幾周) 開始使用 3GAE (早期 3nm 級柵極全能) 工藝進行大規(guī)模生產(chǎn)。不過，先前業(yè)界傳出三星 3nm 良率僅 20～30%，可能拖累量產(chǎn)進程，引起業(yè)界擔(dān)憂。
據(jù)電子時報，業(yè)界傳出消息稱三星 3nm 良率問題已解決，3nm GAA 制程將如期量產(chǎn)。
IT之家曾報道，三星在其第一季度電話會議上向其股東保證，該公司正在按計劃進行。三星電子正努力打消股東對于有傳聞稱代工部門產(chǎn)率出現(xiàn)問題的擔(dān)憂。
在芯片生產(chǎn)方面，他還表示，5nm 工藝已經(jīng)進入批量生產(chǎn)的成熟階段，而 4nm 芯片的產(chǎn)能將很快開始改善，“雖然 4 納米制程初期的產(chǎn)量擴大有所延遲，但目前正以穩(wěn)定為重點，進入預(yù)期的產(chǎn)量改善曲線?！?/p>
他還表示:“通過改善 3nm 制程的節(jié)點開發(fā)體系，三星現(xiàn)在對每個開發(fā)階段都有一個驗證流程”，他強調(diào)這將有助于縮短產(chǎn)量爬坡期，提高盈利能力，并確保更穩(wěn)定的供應(yīng)。
在接下來的 3nm 節(jié)點中，三星比臺積電更激進，決定放棄 FinFET 晶體管技術(shù)，全球首發(fā) GAA 晶體管工藝，而臺積電的 3nm 工藝依然會基于舊工藝。
三星之前表示，GAA 是一種新型的環(huán)繞柵極晶體管，通過使用納米片設(shè)備制造出了 MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應(yīng)管），該技術(shù)可以顯著增強晶體管性能。
根據(jù)三星的說法，與 7nm 制造工藝相比，3nm GAA 技術(shù)的邏輯面積效率提高了 45% 以上，功耗降低了 50%，性能提高了約 35%，紙面參數(shù)上來說卻是要優(yōu)于臺積電 3nm FinFET 工藝。
《三星承認(rèn) 4nm 產(chǎn)能爬坡有延遲，但當(dāng)前節(jié)點不存在產(chǎn)能問題》
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。