IT之家 2 月 26 日消息，中國(guó)科學(xué)院微電子研究所發(fā)文稱，該所劉明院士團(tuán)隊(duì)設(shè)計(jì)了一款基于非易失 / 易失存儲(chǔ)融合型的片上學(xué)習(xí)存算一體宏芯片，并且在 14nm FinFET 工藝上驗(yàn)證了具有多值存儲(chǔ)能力的 5 晶體管型邏輯閃存單元，編程電壓（-25%）與編程時(shí)間（-66%）較同類型器件均獲得有效降低，相關(guān)研究成果已在 ISSCC 2024 國(guó)際會(huì)議上發(fā)表。
在此基礎(chǔ)上，該團(tuán)隊(duì)進(jìn)一步提出了邏輯閃存單元與 SRAM 融合的新型陣列，不僅可以利用非易失與易失性存儲(chǔ)單元的特點(diǎn)滿足片上學(xué)習(xí)過(guò)程中長(zhǎng)期與短期信息的存儲(chǔ)，還能通過(guò)對(duì)矩陣-向量乘與矩陣元素乘的高效處理加速片上學(xué)習(xí)過(guò)程中所需的關(guān)鍵算子。
此外，團(tuán)隊(duì)還提出了一種與存儲(chǔ)陣列深度融合的低硬件開(kāi)銷差分型模數(shù)轉(zhuǎn)換電路，采用采樣電容復(fù)用的方法節(jié)省面積，通過(guò)多元素稀疏感知的方案節(jié)省功耗。
據(jù)介紹，該芯片可以有效支持具有突觸可塑性的神經(jīng)網(wǎng)絡(luò)，基于前饋過(guò)程動(dòng)態(tài)更新短期信息，從而實(shí)現(xiàn)動(dòng)態(tài)的片上學(xué)習(xí)。
IT之家注意到，該存算一體宏芯片基于 14nm FinFET 工藝流片，可實(shí)現(xiàn)小樣本學(xué)習(xí)等片上學(xué)習(xí)任務(wù)，官方標(biāo)稱 8bit 矩陣-矩陣-向量計(jì)算能效達(dá) 22.64TOP / W。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。