IT之家 3 月 22 日消息，消息源 @Tech_Reve 近日發(fā)布推文，表示三星 3nm 工藝初期良率為 10-20%，近期已提高了 3 倍多，但相比較采用 FinFET 技術(shù)的臺積電，其良率依然偏低。
消息源表示三星寄希望于第二代 3nm 技術(shù)，性能，功耗和面積（PPA）指標相當于臺積電的 N3P 工藝。知情人士透露三星第二代 3nm 工藝與 4nm FinFET 技術(shù)相比，能效和邏輯面積提高了 20-30%。
IT之家此前報道，三星計劃今年下半年量產(chǎn)第二代 3nm 工藝。三星電子 DS 部門下屬 Foundry 業(yè)務(wù)部負責人崔時榮表示三星的第二代 3nm 和首代 2nm 是兩個不同的工藝，此前收到日本 AI 企業(yè) Preferred Networks 的 2nm AI 芯片訂單，也是三星的首個 2nm 訂單。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。