IT之家 4 月 3 日消息，英特爾近日舉辦了一場(chǎng)代工業(yè)務(wù)網(wǎng)絡(luò)研討會(huì)。除了展示代工部門獨(dú)立計(jì)算在財(cái)務(wù)上帶來的變化外，該研討會(huì)還分享了英特爾代工未來的技術(shù)發(fā)展路線圖。
根據(jù)制程工藝路線圖，英特爾目標(biāo)到 18A 節(jié)點(diǎn)重新成為一流代工廠，并在 14A 節(jié)點(diǎn)確立領(lǐng)先地位。
在功耗方面，目前已有的 Intel 7 節(jié)點(diǎn)落后于競(jìng)爭(zhēng)對(duì)手，英特爾計(jì)劃于近期的 Intel 3 節(jié)點(diǎn)與行業(yè)領(lǐng)先企業(yè)（臺(tái)積電）相當(dāng)，同時(shí)在未來的 18A 節(jié)點(diǎn)實(shí)現(xiàn)略好于競(jìng)爭(zhēng)對(duì)手的水平，并于 14A 節(jié)點(diǎn)確認(rèn)優(yōu)勢(shì)。
而在密度方面，目前的 Intel 7 節(jié)點(diǎn)存在明顯劣勢(shì)，英特爾希望通過 Intel 3 節(jié)點(diǎn)縮小差距，并在 18A 節(jié)點(diǎn)追上競(jìng)爭(zhēng)者，而在 14A 節(jié)點(diǎn)上可獲得較小的密度優(yōu)勢(shì)。
Intel 7 節(jié)點(diǎn)的晶圓成本明顯高于業(yè)界水平，英特爾希望通過從 Intel 3 到 14A 的演進(jìn)，逐漸實(shí)現(xiàn)較低的晶圓成本。
同時(shí)，未來數(shù)年將見證英特爾制程目標(biāo)市場(chǎng)的擴(kuò)展，到 14A 節(jié)點(diǎn)英特爾將可對(duì)外代工移動(dòng)端產(chǎn)品。
英特爾將逐步彌補(bǔ)在傳統(tǒng) IDM 模式下對(duì)外部 EDA 支持的欠缺，將設(shè)計(jì)便捷度提升到業(yè)界平均水平。
此外英特爾還將進(jìn)一步擴(kuò)大在 2.5D / 3D 等先進(jìn)封裝技術(shù)上的優(yōu)勢(shì)。
作為面向 AI 時(shí)代的系統(tǒng)代工廠，英特爾表示將通過多個(gè)層面的創(chuàng)新讓摩爾定律繼續(xù)前進(jìn)。
互連方面，除了適用于 AI 的網(wǎng)卡和芯粒 UCIe 互連，英特爾還將發(fā)力硅光子學(xué)，并豐富在 PCIe、SerDes 領(lǐng)域的技術(shù)儲(chǔ)備。
英特爾目前可通過浸沒式液冷冷卻 1000W TDP 的芯片，目標(biāo)到 2030 年實(shí)現(xiàn)對(duì) 2000W 芯片的冷卻；
在先進(jìn)內(nèi)存方向上，英特爾目前可通過 EMIB 連接 8 個(gè) HBM 堆棧，未來該能力將提升至 12 個(gè)堆棧乃至更多，同時(shí)英特爾也在探索更新的內(nèi)存解決方案。
對(duì)于 Foveros 3D Direct 高級(jí)封裝，英特爾目標(biāo)到 2027 年左右實(shí)現(xiàn) 4 微米的連接間隙。
英特爾此次還給出了更詳細(xì)的玻璃基板應(yīng)用時(shí)間，這項(xiàng)技術(shù)的運(yùn)用有望于 2027 年展開，稍晚于IT之家此前報(bào)道中三星電機(jī)設(shè)立的 2026 年目標(biāo)。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。