IT之家 4 月 19 日消息，JEDEC 協(xié)會發(fā)布最新 JESD79-5C DDR5 SDRAM 標準，旨在提高可靠性和安全性并增強性能，適用于從高性能服務器到 AI 和機器學習等新興技術在內的各種應用領域。
IT之家從官方獲悉，JESD79-5C DDR5 帶來的主要功能特性包括：
將標準時序參數(shù)定義從 6800 Mbps 擴展到 8800 Mbps
將 DRAM 內核時序和 Tx / Rx AC 時序擴展至 8800 Mbps，而之前版本最高僅支持 6400 Mbps 時序參數(shù)和至高 7200 Mbps 的對應片段（DRAM 內核時序和 Tx / Rx AC 時序）
引入自刷新退出時鐘同步（Self-Refresh Exit Clock Sync）以優(yōu)化 I / O 訓練
納入雙芯片封裝 (DDP) 時序
為解決安全問題，棄用部分陣列自刷新 (PASR)
JEDEC JC-42 委員會主席 Christopher Cox 指出，“ PRAC 是一種有助于確保 DRAM 數(shù)據(jù)完整性的綜合解決方案，作為 DDR5 更新的一個組成部分。我們正在努力將此功能納入 JEDEC 內其他 DRAM 產品系列” 。
據(jù)介紹，PRAC 即逐行激活計數(shù)（Per-Row Activation Counting），旨在改善 DRAM 數(shù)據(jù)完整性，PRAC 可按字行粒度精確計算 DRAM 激活次數(shù)。當支持 PRAC 的 DRAM 檢測到激活次數(shù)過多時，它就會提醒系統(tǒng)暫停流量并指定時間采取緩解措施。
廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。