IT之家 5 月 23 日消息，SK 海力士產(chǎn)量主管 Kwon Jae-soon 近日向英國《金融時報》表示，該企業(yè)的 HBM3E 內(nèi)存良率已接近 80%。
相較傳統(tǒng)內(nèi)存產(chǎn)品，HBM 的制造過程涉及在 DRAM 層間建立 TSV（IT之家注：Through Silicon Via）硅通孔和多次的芯片鍵合，復(fù)雜程度直線上升。一層 DRAM 出現(xiàn)問題就意味著整個 HBM 堆棧的報廢。
因此 HBM 內(nèi)存，尤其是采用 8 層乃至 12 層堆疊的 HBM3E 產(chǎn)品，天生在良率方面落后于標準 DRAM 內(nèi)存。
韓媒 DealSite 今年三月初稱當時 HBM 內(nèi)存的整體良率僅有 65% 左右。這樣看來，SK 海力士近期在 HBM3E 內(nèi)存工藝良率方面實現(xiàn)了明顯改進。
Kwon Jae-soon 也提到，SK 海力士目前已將 HBM3E 的生產(chǎn)周期減少了 50%。更短的生產(chǎn)用時意味著更高的生產(chǎn)效率，可為英偉達等下游客戶提供更充足的供應(yīng)。
這位高管再次確認 SK 海力士今年的主要重點是生產(chǎn) 8 層堆疊的 HBM3E，因為該規(guī)格目前是客戶需求的核心。
Kwon Jae-soon 表示：“在這個人工智能時代，提高產(chǎn)量對于保持領(lǐng)先地位變得越來越重要?！?/p>
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。