IT之家 8 月 29 日消息，X 平臺(tái)消息人士 All The Watts!! 北京時(shí)間昨日以相對(duì)“謎語(yǔ)”的形式爆料了多款 AMD 未來(lái)產(chǎn)品的信息，其中就包括 NAVI 44 獨(dú)立顯卡的規(guī)格。
其中前四行可確認(rèn)指向 RDNA4 架構(gòu)的四款獨(dú)立顯卡，第五行對(duì)應(yīng) Strix Halo，第七行則指向 Kracken Point APU。
考慮到已知 Strix Halo 將配備 32MB 的 Infinity Cache 無(wú)限緩存，上面四行的第三列預(yù)計(jì)指向 Infinity Cache 容量（另一可能解釋是 NAVI 4X 獨(dú)立顯卡的 CU 規(guī)模）。
IT之家在此整理下含義相對(duì)明確的信息：
第一行：NAVI 48 核心，256bit 顯存位寬，64MB Infinity Cache，20Gbps 顯存速率；
第二行：NAVI 48 核心，256bit 顯存位寬，64MB Infinity Cache，18Gbps 顯存速率；
第三行：NAVI 48 核心，192bit 顯存位寬，48MB Infinity Cache，19Gbps 顯存速率；
第四行：NAVI 44 核心，128bit 顯存位寬，32MB Infinity Cache，18Gbps 顯存速率；
第五行：Strix Halo APU 將具備 16 個(gè) Zen5 核心，20WGP 規(guī)模核顯，256bit 內(nèi)存位寬，32MB Infinity Cache，支持 8533MT/s 內(nèi)存。
此外第五行中的 04 可能指向 Strix Halo 將配備 4 個(gè)低功耗 CPU 核心，這是之前爆料中未提到的。
對(duì)于第七行，爆料意為 Kracken Point APU 將具備 3 個(gè) Zen5 核心，5 個(gè) Zen5c 核心，6WGP（不排除 6CU）規(guī)模核顯，128bit 內(nèi)存位寬，支持 7500MT/s 內(nèi)存。
至于較難解釋的第六行，有網(wǎng)友認(rèn)為其指向低端 APU 產(chǎn)品 Sonoma Valley（命名源自位于美國(guó)加利福尼亞州的索諾馬谷）。
結(jié)合此前相關(guān)爆料，Sonoma Valley APU 預(yù)計(jì)將配備 4 個(gè) Zen5 系列架構(gòu) CPU 核心、2 WGP（不排除 2CU）規(guī)模核顯，64bit 內(nèi)存位寬和 6400MT/s 內(nèi)存。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。