IT之家 1 月 21 日消息，韓媒 MoneyToday 當(dāng)?shù)貢r(shí)間昨日表示，三星電子已將其 1c nm DRAM 內(nèi)存開發(fā)的良率里程碑時(shí)間從 2024 年底推遲至 2025 年 6 月，而這一變化可能會(huì)影響到三星對(duì) HBM4 內(nèi)存的規(guī)劃。
三星電子原計(jì)劃在 2024 年 12 月將 1c nm 制程 DRAM 的良率提升至 70%，達(dá)到結(jié)束開發(fā)工作、進(jìn)入量產(chǎn)階段所需的水平。但在實(shí)際情況中，三星雖于去年底成功制得 1c nm DRAM 的良品晶粒，整體良率卻無法滿足要求。
三星上代 1b nm 內(nèi)存于 2022 年 10 月完成開發(fā)、2023 年 5 月量產(chǎn)；如果 1c nm 的開發(fā)結(jié)束時(shí)間定于今年中，那么量產(chǎn)就要落到 2025 年底，兩代 DRAM 工藝間的間隔會(huì)來到約 2.5 年，這明顯長于 1.5 年的業(yè)界一般開發(fā)周期。
另一方面，三星電子在 DRAM 內(nèi)存領(lǐng)域的兩大競(jìng)爭對(duì)手中，SK 海力士已于 2024 年 8 月宣布 1c nm 開發(fā)成功，而美光內(nèi)部的計(jì)劃是在今年 4 月完成開發(fā)；三星很可能成為最后一家官宣 1c nm DRAM 的三大原廠。
1c nm DRAM 本身的推遲也將影響到后續(xù)內(nèi)存產(chǎn)品的進(jìn)度，尤其是在三星期許通過其重奪 HBM 市場(chǎng)領(lǐng)導(dǎo)地位的 HBM4 上。三星此前計(jì)劃在 2025 年內(nèi)量產(chǎn)基于 1c nm DRAM 和 4nm 邏輯芯片的 HBM4，以領(lǐng)先制程贏得競(jìng)爭優(yōu)勢(shì)。
業(yè)內(nèi)消息人士表示，三星電子也在對(duì) 1c nm DRAM 的設(shè)計(jì)進(jìn)行調(diào)整，并盡可能地加快開發(fā)時(shí)間。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。