IT之家 11 月 5 日消息，在 PCI SIG 發(fā)布 PCIe 6.0 規(guī)范最終草案幾周后，Cadence 推出了業(yè)界首批經(jīng)過驗證的 IP 封裝之一，使芯片開發(fā)人員能夠在他們的設(shè)計中實現(xiàn) PCIe 6.0 支持并對其進(jìn)行測試。
該 IP 現(xiàn)已上市，早期使用者能夠在 2022 年至 2023 年的芯片中添加對 PCIe 6.0 的支持。
“早期采用者已經(jīng)開始探索新的 PCIe 6.0 規(guī)范，我們期待看到他們通過臺積電和 Cadence 技術(shù)取得積極成果，”Cadence 公司副總裁兼 IP 集團總經(jīng)理 Sanjive Agarwala 在一份聲明中表示。
Cadence 的 PCIe 6.0 IP 包含一個控制器和一個基于 DSP 的 PHY（物理接口）。該控制器采用多數(shù)據(jù)包處理架構(gòu)，在 x16 配置中支持高達(dá) 1024 位寬的數(shù)據(jù)路徑，并支持 PCIe 6.0 的所有關(guān)鍵特性，例如高達(dá) 64 GT/s 的數(shù)據(jù)傳輸速率（雙向）、四級脈沖幅度調(diào)制 (PAM4) 信號、低延遲前向糾錯 (FEC)、FLIT 模式和 L0p 功率狀態(tài)。
IT之家了解到，該 IP 專為臺積電的 N5 節(jié)點設(shè)計，可供各種 AI/ML/HPC 加速器、圖形處理器、SSD 控制器和其他需要支持 PCIe 6.0 的高帶寬 ASIC 的開發(fā)人員使用。
除了 IP 封裝外，Cadence 還提供了使用 N5 實現(xiàn)的 PCIe 6.0 測試芯片，旨在測試所有數(shù)據(jù)速率下 PCIe 6.0 實現(xiàn)的信號完整性和性能。
該芯片包含一個 PAM4/NRZ 雙模發(fā)射器，可保證提供最佳信號完整性、對稱性和線性度以及低抖動，以及一個可以承受 64GT/s 時超過 35dB 的信號損傷和通道損耗的接收器，以提供復(fù)雜的數(shù)據(jù)恢復(fù)功能。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。