IT之家 10 月 29 日消息，《韓國經濟日報》當地時間昨日表示，根據其掌握的最新三星半導體存儲路線圖，三星電子將于 2026 年推出的下代 V-NAND 堆疊層數超過 400，而預計于 2027 年推出的 0a nm DRAM 則將采用 VCT 結構。
三星目前最先進的 NAND 和 DRAM 工藝分別為第 9 代 V-NAND 和 1b nm（12 納米級）DRAM。
報道表示三星第 10 代（即下代） V-NAND 將被命名為 BV（Bonding Vertical） NAND，這是因為這代產品將調整 NAND 結構，從目前的 CoP 外圍上單元改為分別制造存儲單元和外圍電路后垂直鍵合，整體思路與長江存儲 Xtacking、鎧俠-西部數據 CBA 相似。
韓媒表示，這一改動可防止 NAND 堆疊過程中對外圍電路結構的破壞，還能實現(xiàn)較 CoP 方案高出 60% 的位密度；2027 年的 V11 NAND 層數進一步增長，I/O 速率可提升 50%；未來有望實現(xiàn)千層堆疊。
而在 DRAM 內存領域，韓媒表示三星電子將于 2025 年上半年推出 1c nm DRAM，2026 年推出 1d nm DRAM，而到 2027 年則將推出第一代 10nm 以下級 0a nm DRAM 內存，整體同三星存儲器業(yè)務負責人李禎培此前展示的內容相近。
報道認為三星電子將在 0a nm 節(jié)點引入 VCT（IT之家注：垂直通道晶體管）技術，構建三維結構的 DRAM 內存，進一步提升容量的同時減少臨近單元干擾。此前消息指，三星將于明年完成 4F2 VCT DRAM 原型開發(fā)。
廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。