IT之家 2 月 19 日消息，華碩電腦有限公司中國區(qū)總經(jīng)理俞元麟的B站賬戶“普普通通 Tony 大叔”昨日分享了兩位B站用戶萬扯淡、kurnal 參與制作的 AMD 銳龍 AI Max+ 395 "Strix Halo" 處理器芯片結(jié)構(gòu)分析。
AMD 在銳龍 AI Max+ 395 上采用了兩顆 4nm 制程 CCD 芯片（每顆面積 67.07mm2）和一顆同樣也是臺積電 4nm 的 IOD 芯片（面積 307.584mm2），其中后者內(nèi)含 20WGP 的超大規(guī)模核顯。
其中在 CCD 部分，AMD 大體上復(fù)用了桌面端銳龍 9000 "Granite Ridge" 處理器的 CCD 核心區(qū)域 IP 設(shè)計，因此 "Strix Halo" 芯片保留了用于 3D V-Cache 集成的 TSV 接口引腳。
不過，AMD 調(diào)整了 CCD 的邊緣 I/O，由基于 SerDes 的互聯(lián)改為了水平扇出封裝，這意味著 "Strix Halo" 所用 CCD 在縱向上縮短了 0.34mm，互聯(lián)區(qū)域面積縮小了 42.3%。
而在 IOD 部分，其中間區(qū)域自然是分為兩簇的大型 RDNA 3.5 核顯，左右稍微靠外部分則是兩片 16MiB 的 MALL Cache（IT之家注：即 Infinity Cache），來到邊緣位置則是一共 8 組、合計 256bit 的 DRAM 內(nèi)存接口。
"Strix Halo" IOD 下方則分布了 NPU、媒體引擎、PCIe 接口在內(nèi)的一系列其它電路。
廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。