IT之家 3 月 12 日消息，據(jù)韓媒 ZDNet Korea 報(bào)道，行業(yè)標(biāo)準(zhǔn)制定組織 JEDEC 固態(tài)技術(shù)協(xié)會(huì)有望放寬對(duì) HBM4 內(nèi)存的高度限制，內(nèi)存廠商無(wú)需被迫轉(zhuǎn)向混合鍵合。
作為對(duì) DRAM 進(jìn)行 3D 堆疊的產(chǎn)品，z 軸封裝高度限制對(duì) HBM 內(nèi)存有著很大影響。目前 HBM 內(nèi)存最大 DRAM 堆疊層數(shù)為 12 層，允許的最大厚度為 720 微米（IT之家注：微米即 μm，10-6 米）。
在 3D 堆疊技術(shù)方面，目前 SK 海力士在 HBM 上采用 MR-RUF 工藝，三星電子則使用 TC NCF 路線，兩者的共同之處在于使用凸塊實(shí)現(xiàn)層層連接。
三星宣稱在其近期推出的 HBM3E 12H 產(chǎn)品上，通過(guò)對(duì) NCF 材料的優(yōu)化，芯片之間的間隙已降低至 7 微米。
不過(guò)未來(lái) HBM4 內(nèi)存將提升至最多 16 層，在 DRAM 芯片本身的總厚度進(jìn)一步提升的背景下，凸塊厚度開銷成為重要問(wèn)題。
業(yè)界有看法認(rèn)為，若 HBM4 保持 720 微米最大厚度不變，則無(wú)法使用傳統(tǒng)技術(shù)實(shí)現(xiàn) 16 層 DRAM 堆疊。
而混合鍵合技術(shù)無(wú)需凸塊，讓各 DRAM 層間更致密，可降低 DRAM 堆疊高度。但混合鍵合在 HBM 內(nèi)存中相對(duì)傳統(tǒng)方案過(guò)于昂貴，且尚未成熟，因此內(nèi)存廠商盡可能避免使用此技術(shù)。
據(jù) ZDNet Korea 稱，JEDEC 主要參與方已同意放寬 HBM4 高度限制至 775 微米，這意味著各大內(nèi)存廠商可在 HBM4 上繼續(xù)沿用現(xiàn)有路線，為混合鍵合 HBM 內(nèi)存的商業(yè)化留出更多時(shí)間。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。